Cum planificarea DFT îmbunătățește testarea PCBA și eficiența depanării

Un PCBA poate fi asamblat corect și poate fi încă dificil de testat.

Aici contează planificarea DFT.

Design for Testability, sau DFT, nu se referă doar la adăugarea mai multor puncte de testare la un aspect PCB. Într-un proiect PCBA real, planificarea DFT decide dacă placa asamblată poate fi alimentată, programată, testată, măsurată, depanată, reprelucrată, retestatată și eliberată în condiții practice de fabricație.

Un test de promovare/eșec spune echipei dacă o placă funcționează.

Un plan DFT bun ajută echipa să înțeleagă unde să caute atunci când nu.

Această diferență contează în timpul ridicării-prototipului, al primei examinări a versiunii, al pregătirii pentru construcția pilot și al producției repetate EMS. Un inginer proiectant poate fi capabil să depaneze o placă cu instrumente de laborator, fire jumper și cunoștințe aprofundate de produs. O echipă de testare EMS are nevoie de o cale repetabilă care să funcționeze pe mai multe plăci, cu pași documentați și o gestionare clară a defecțiunilor.

Planificarea DFT îmbunătățește testarea PCBA și eficiența depanării, făcând mai ușor de observat calea probabilă a defecțiunii înainte ca placa să ajungă la bancul de testare.

DFT nu este un pas de testare. Este o decizie de proiectare.

Testarea are loc după asamblare.

Planificarea DFT are loc înainte ca placa să fie construită.

Această distincție este ușor de ratat. Multe echipe tratează testarea ca pe ceva pe care fabrica își poate „înțelege” după ce fișierele PCB sunt lansate. Uneori, asta funcționează pentru plăci simple. Dar pentru plăcile bazate pe firmware-, plăcile de control industriale, machetele SMT dense, pachetele BGA, interfețele de comunicație, releele, senzorii sau produsele integrate-, planificarea tardivă a testelor se poate transforma într-o lucrare de depanare tardivă.

Placa se poate porni, dar calea defecțiunii poate fi neclară.

Testul poate spune „eșec”, dar poate să nu spună dacă problema este asamblarea, firmware-ul, deteriorarea componentelor, contactul dispozitivului, cablarea conectorului, starea de încărcare sau comportamentul de proiectare.

Planificarea testabilității mută această gândire mai devreme. Se întreabă:

• Ce funcții trebuie verificate?
• Ce semnale trebuie să fie accesibile?
• Ce șine de alimentare necesită măsurare sau izolare?
• Ce interfețe necesită programare sau acces la comunicare?
• Ce eșecuri trebuie izolate rapid?
• Ce pași de testare trebuie să fie repetați de echipa de testare EMS?
• Ce informații de depanare ar trebui înregistrate după eșec?

O placă concepută numai pentru a funcționa poate funcționa pe banca inginerului.

O placă proiectată pentru testare poate fi verificată, diagnosticată, reparată și retestatată cu mai puține presupuneri.

Începeți cu ceea ce trebuie să dovedească testul

Multe discuții DFT încep cu puncte de testare.

Acesta nu este de obicei cel mai bun punct de plecare.

Prima întrebare mai bună este: ce trebuie să dovedească acest PCBA înainte de a putea fi lansat?

Pentru unele proiecte, răspunsul poate fi simplu: plasarea corectă a componentelor, fără scurtcircuitari evidente, alimentare stabilă-pornire și verificări electrice de bază. Pentru alții, placa poate avea nevoie de încărcare de firmware, răspunsul senzorului, verificarea comunicării, comutarea releului, măsurarea curentului, calibrarea analogică sau interacțiunea-la nivel de sistem cu un alt modul.

Acele situații nu au nevoie de același plan de testare.

Acest lucru previne una dintre cele mai frecvente probleme de testare: placa are puncte de testare, dar nu accesul corect de testare.

Un pad care este convenabil pentru aspect poate să nu ajute echipa de testare să izoleze un eșec. Un conector care funcționează în timpul apariției-de inginerie poate fi blocat după asamblare, acoperire sau integrare a carcasei. O interfață de firmware care funcționează pentru un inginer ar putea să nu fie practică pentru teste de producție repetate.

O bună planificare DFT începe cu condiția de lansare, apoi funcționează înapoi pentru a accesa, metoda de fixare, introducerea firmware-ului, punctele de măsurare și regulile de retestare.

Deplasați-vă dincolo de testarea de promovare/eșec

Un rezultat de trecere/eșec este util, dar nu este același lucru cu diagnosticul.

Răspunsuri de detectare: a trecut tabla?

Răspunsuri de diagnostic: unde ar trebui să se uite echipa în continuare?

Această diferență devine importantă atunci când un PCBA eșuează FCT, ICT, sonda zburătoare, programare sau verificarea-la pornire. Dacă testul raportează doar o defecțiune generală a plăcii, echipa poate avea nevoie totuși de o buclă lungă de depanare manuală pentru a găsi problema reală.

O abordare DFT mai puternică oferă procesului de testare mai multă vizibilitate.

De exemplu, dacă un port de comunicație eșuează, calea de depanare poate avea nevoie de acces la:

• referințe de putere și masă pentru circuitul de interfață;
• resetarea, activarea sau semnalele de pornire;
• ieșire de ceas sau oscilator;
• confirmarea pinout conectorului;
• versiunea de firmware sau starea programării;
• confirmare contact fix;
• starea-bună cunoscută a cablului, a sarcinii sau a modulului extern;
• puncte de semnal intermediare între blocurile funcționale.

Acest lucru nu înseamnă că fiecare placă are nevoie de o arhitectură de diagnosticare grea.

O placă simplă nu ar trebui să fie prea-proiectată pentru testare. Dar dacă produsul conține firmware,-componente de înaltă densitate, cablare de câmp, I/O industrială, comutare de alimentare, senzori sau interfețe specifice-clientului, planificarea DFT ar trebui să gândească dincolo de un singur rezultat de trecere/eșec.

Un rezultat al testului care spune „eșuează” fără o cale de depanare poate transforma o placă proastă într-o investigație lungă.

Accesul de testare începe în aspect, nu la stația de testare

Departamentul de testare nu poate accesa un semnal pe care aspectul nu l-a făcut niciodată accesibil.

Sună evident, dar este unul dintre cele mai ușor de ratat atunci când echipa de proiectare este sub presiunea programului.

Accesul de testare depinde de deciziile de aspect:

• dacă rețelele critice au acces practic la sondă;
• dacă punctele de testare sunt accesibile cu sondele de fixare;
• dacă componentele înalte blochează deplasarea sondei;
• dacă punctele de testare sunt prea aproape de corpurile componente sau de marginile plăcilor;
• dacă punctele de referință și găurile pentru scule acceptă alinierea repetabilă a dispozitivului de fixare;
• dacă anteturile de programare rămân accesibile după asamblare;
• dacă o placă poate fi testată înainte sau după acoperire sau integrarea carcasei.

Un punct de testare plasat într-o locație greșită poate fi aproape la fel de inutil ca nici un punct de testare.

Pentru plăcile cu densitate mare-, răspunsul nu este întotdeauna „adăugați un punct de testare la fiecare rețea”. Spațiul pe placă, integritatea semnalului, costul, volumul de producție și metoda de testare contează. În unele cazuri, rețelele critice, șinele de alimentare, liniile de resetare, ceasurile, semnalele de programare și interfețele cu-risc ridicat merită prioritate. În alte cazuri, scanarea frontierei, sonda zburătoare sau testul funcțional pot acoperi mai eficient părțile necesare testului.

Planificarea DFT nu se referă la adăugarea orbește de funcții.

Este vorba despre a oferi echipei de testare acces la semnalele care contează.

Scanarea limitelor poate reduce problema cutiei negre

Scanarea limitelor, adesea asociată cu IEEE 1149.1 și JTAG, poate fi valoroasă atunci când accesul la sondele fizice este limitat.

Acest lucru este relevant în special pentru plăci cu BGA, circuite integrate cu pas{0} fin, procesoare, FPGA, dispozitive de memorie sau interconexiuni digitale dense. În aceste modele, multe știfturi importante nu sunt accesibile fizic după asamblare. Fără o cale de scanare sau altă metodă de diagnosticare, placa se poate comporta ca o cutie neagră atunci când eșuează.

Scanarea limitelor poate ajuta la verificarea interconexiunilor dintre dispozitivele compatibile, poate susține programarea sau fluxurile de lucru de configurare și oferă vizibilitate de diagnosticare acolo unde sondarea fizică este dificilă.

Dar ajută doar dacă este planificat.

Planificarea utilă a scanării limitelor poate include:

• direcționarea semnalelor de scanare către un conector accesibil sau o interfață de testare;
• confirmarea dispozitivelor care acceptă scanarea limitelor;
• definirea corectă a lanțului de scanare;
• furnizarea de fișiere BSDL atunci când este necesar;
• confirmarea dacă scanarea limitelor este utilizată pentru testul de producție, depanarea de inginerie sau ambele;
• asigurându-vă că interfața de testare nu este blocată de constrângerile de proiectare mecanică sau de incintă.

Scanarea limitelor nu înlocuiește toate accesul la testul fizic și nu verifică fiecare stare analogică, de alimentare sau de conector. Este cel mai util atunci când lanțul de scanare este planificat, documentat și acceptat de dispozitivele selectate.

Pentru o placă simplă cu complexitate digitală limitată, scanarea limitelor poate adăuga puțină valoare. Pentru o placă de control densă sau un ansamblu bazat pe procesor-, poate fi diferența dintre izolarea utilă a erorilor și o defecțiune funcțională generică.

Partiționarea puterii și a semnalului poate scurta buclele de depanare

Unele defecțiuni sunt greu de depanat, deoarece circuitul nu a fost proiectat pentru a fi izolat.

Un scurtcircuit pe o șină de alimentare comună poate afecta multe părți ale plăcii. O interfață de comunicație eșuată poate fi dificil de separat de firmware, cablarea conectorului, deteriorarea transceiver-ului sau contactul dispozitivului. Un lanț de semnal analogic poate eșua la ieșire, în timp ce problema reală se află cu câteva etape mai devreme.

Planificarea DFT poate reduce această incertitudine.

Opțiuni de design utile pot include:

• puncte de măsurare accesibile pe șine de alimentare importante;
• referințe practice la sol în apropierea semnalelor măsurate;
• opțiuni de izolare, cum ar fi legături de 0 ohmi, jumperi sau conexiuni detașabile, acolo unde este cazul;
• puncte de testare intermediare în lanțuri de semnal;
• activarea sau resetarea controlului pentru blocurile funcționale;
• cunoscute-opțiuni bune de încărcare sau de loopback pentru interfețele selectate;
• separare clară între eșecul de programare, defecțiunea dispozitivului și defecțiunea plăcii.

Acestea nu sunt întotdeauna modificări de design costisitoare. Adesea, sunt mici decizii luate destul de devreme.

Cheia este să vă gândiți la ce va vedea tehnicianul când placa eșuează.

Dacă tot ceea ce poate raporta sistemul de testare este „placă eșuată”, calea de depanare începe cu incertitudine. Dacă planificarea DFT oferă acces la blocuri funcționale, domenii de alimentare și interfețe critice, echipa are șanse mai mari de a transforma defecțiunea într-o acțiune specifică.

Firmware-ul și programarea aparțin Planificării DFT

Pentru multe PCBA-uri moderne, testarea nu este doar electrică.

De asemenea, depinde de software-.

O placă poate avea nevoie de firmware înainte de a putea fi testată funcțional. Poate necesita un bootloader, o imagine de testare, o imagine de producție, un fișier de configurare, un număr de serie, o adresă MAC, date de calibrare sau un script de comunicare. Dacă acele intrări nu sunt controlate, o placă asamblată corect poate eșua testul dintr-un motiv greșit.

Planificarea DFT ar trebui să clarifice:

• cine furnizează firmware-ul;
• ce versiune de firmware este utilizată pentru testarea producției;
• dacă placa este programată înainte sau după inspecție;
• ce interfață este folosită pentru programare;
• dacă conectorul de programare rămâne accesibil;
• dacă este necesară o sumă de control, un fișier jurnal sau o înregistrare a versiunii;
• ce se întâmplă dacă programarea eșuează;
• dacă placa trebuie reprogramată după reluare.

Acesta este unul dintre cele mai frecvente decalaje între testul de inginerie și testul de producție.

Echipa de proiectare poate ști cum să încarce firmware de pe un computer de laborator. Echipa de testare EMS are nevoie de o metodă care poate fi documentată, urmată, verificată și repetată.

Dacă firmware-ul nu face parte din planificarea DFT, testarea funcțională se poate transforma într-o sesiune de depanare de programare chiar înainte de a începe testul real.

Pregătirea dispozitivului depinde de deciziile DFT

Un dispozitiv de testare nu este doar un suport mecanic.

Este rezultatul fizic al deciziilor anterioare de testare.

Pregătirea dispozitivului depinde de:

• unde sondele pot contacta placa;
• dacă tampoanele sunt suficient de mari și distanțate corespunzător pentru metoda prevăzută;
• dacă înălțimea componentelor blochează accesul;
• dacă suportul plăcii împiedică îndoirea în timpul contactului;
• dacă conectorii au nevoie de cabluri de împerechere;
• dacă placa este testată dintr-o parte sau din ambele părți;
• dacă testul are loc înainte sau după integrarea acoperirii sau a carcasei;
• dacă operatorul are nevoie de interacțiune cu coduri de bare, etichetă sau număr de serie;
• dacă unitățile eșuate necesită separare și retestare.

Dacă aceste decizii sunt lăsate până târziu, adunarea poate merge înainte, în timp ce testarea devine blocajul.

Echipa EMS nu are nevoie de un dispozitiv de producție complet pentru fiecare construcție de inginerie timpurie. Dar trebuie să cunoască calea așteptată: test manual, sondă zburătoare, ICT, scanare de limite, FCT, dispozitiv temporar, configurație furnizată de client-sau dispozitiv de-intenție de producție.

Acestea sunt ipoteze de construcție diferite.

O problemă de fixare arată adesea ca o defecțiune a plăcii până când echipa demonstrează că contactul, cablul sau configurația sunt stabile.

Un proiect poate fi pregătitAnsamblu PCBși încă nu fiți pregătiți pentru teste repetabile.

Planificarea DFT ar trebui să definească bucla de reluare și retestare

Testarea nu se termină atunci când o placă eșuează.

Următoarea întrebare este ce se întâmplă după eșec.

Fără o cale de retestare definită, deciziile de reluare pot deveni inconsecvente. Un tehnician poate înlocui o componentă suspectată și poate repeta doar pasul eșuat. Altul poate relua testul funcțional complet. Un al treilea poate trece de tablă după o verificare rapidă-la pornire, deoarece simptomul inițial a dispărut.

Asta creează riscuri.

Un plan practic DFT ar trebui să definească:

• care defecțiuni necesită revizuire inginerească;
• ce reluare este permisă;
• ce trebuie inspectat după reluare;
• dacă trebuie repetată întreaga secvență de testare;
• dacă un retest focalizat este acceptabil;
• ce date de defecțiune ar trebui înregistrate;
• modul în care eșecurile repetate sunt escaladate.

Aceasta nu este documente de dragul ei.

Un PCBA reproiectat nu ar trebui să fie lansat pentru că „pare în regulă acum”. Ar trebui eliberat deoarece calea de retestare convenită confirmă că problema este închisă.

Aici planificarea DFT sprijină atât eficiența producției, cât și controlul calității.

Ce ar trebui să includă un pachet DFT-PCBA Ready

Planificarea DFT devine utilă atunci când este vizibilă în pachetul de inginerie.

Acesta nu este un document obligatoriu pentru fiecare build. Este o modalitate de a arăta ce informații pot fi necesare atunci când domeniul de testare depășește o simplă inspecție vizuală sau o verificare-la pornire.

Pentru cumpărătorii OEM, un pachet practic gata{0}}DFT poate include:

O placă simplă poate avea nevoie doar de o cale de testare mai ușoară. O placă de control industrial bazată pe firmware-ar putea avea nevoie de un pachet DFT mai complet. O construcție pilot poate avea nevoie de mai multe înregistrări repetabile decât un prim eșantion de inginerie.

Punctul important nu este volumul documentelor.

Punctul important este dacă echipa EMS are suficiente informații pentru a testa placa fără a construi metoda de testare din presupuneri.

Utilizați rezultatele testului pentru a îmbunătăți următoarea revizuire

DFT nu este o-listă de verificare unică.

Prima construcție învață adesea echipa ceva care nu a fost evident în timpul revizuirii aspectului.

După testarea și depanarea PCBA, echipa OEM și EMS ar trebui să întrebe:

• Care eșecuri au fost greu de izolat?
• Ce pași de testare au durat mai mult decât se aștepta?
• Ce funcții nu au putut fi testate în mod fiabil?
• Ce puncte de sondă au fost greu de accesat?
• Ce contacte de fixare au cauzat defecțiuni false?
• Care firmware sau pași de programare au creat confuzie?
• Care plăci reprelucrate au necesitat mai multe retestare decât se aștepta?
• Ce rezultate ale testelor ar trebui înregistrate diferit data viitoare?

Acest feedback nu ar trebui să rămână doar în zona de testare.

Ar trebui să alimenteze următoarea revizuire a PCB-ului, următoarea procedură de testare, următorul design de dispozitiv și următorul pachet NPI.

Un proces DFT bun transformă prima versiune într-o buclă de învățare.

Cum se conectează acest lucru la asamblarea PCB și asistența de testare

Pentru cumpărătorii OEM, planificarea DFT este cea mai utilă atunci când conectează designul plăcii, domeniul de asamblare, nevoile de programare, accesul la testare și așteptările de lansare înainte de începerea producției.

STHL sprijină proiecte OEM prin pregătirea asamblarii, planificarea testelor șiTestare și inspecție, inclusiv discuții despre AOI, ICT, FCT, inspecția cu raze X-, intrările de programare a firmware-ului, pregătirea dispozitivelor, așteptările de reprelucrare și retestare și nevoile de trasabilitate.

Scopul nu este de a adăuga teste inutile.

Scopul este de a face domeniul de testare suficient de practic pentru funcția consiliului, etapa de producție și nivelul de risc.

Pregătiți o versiune PCBA care necesită acces la test mai clar sau planificare funcțională a testelor? Trimiteți proiectul dvs. prinSolicitați o cotațiesau e-mailinfo@pcba-china.com.

Concluzie

Planificarea DFT îmbunătățește testarea PCBA și eficiența depanării, deoarece mută gândirea de testare în amonte, înainte ca placa să ajungă la linie.

Ajută echipa OEM și EMS să definească ceea ce trebuie testat, unde este necesar accesul, cum va fi încărcat firmware-ul, ce instalație sau configurarea cablului este necesară, ce rezultat contează drept succes sau eșec și cum plăcile eșuate ar trebui depanate, reproșate și retestate.

O placă care este ușor de asamblat nu este întotdeauna ușor de testat.

O placă care este ușor de testat este de obicei una în care au fost luate în considerare accesul la testare, programarea, pregătirea dispozitivului și vizibilitatea de depanare înainte de asamblare.

Pentru cumpărătorii OEM, lecția practică este simplă: cel mai bun moment pentru a întreba cum va fi testată o placă este înainte ca aspectul și pachetul de construcție să fie blocate.